పోలార్ ఫైర్ FPGA యూజర్ గైడ్ కోసం మైక్రోచిప్ UG0877 SLVS-EC రిసీవర్

పునర్విమర్శ చరిత్ర

పునర్విమర్శ చరిత్ర పత్రంలో అమలు చేయబడిన మార్పులను వివరిస్తుంది. మార్పులు ప్రస్తుత ప్రచురణతో ప్రారంభించి పునర్విమర్శ ద్వారా జాబితా చేయబడ్డాయి.

పునర్విమర్శ 4.0
ఈ పత్రం యొక్క పునర్విమర్శ 4.0లో చేసిన మార్పుల సారాంశం క్రిందిది.

• మూర్తి 2, పేజీ 2, మూర్తి 3, పేజీ 3, మూర్తి 8, పేజీ 6 మరియు చిత్రం 9, పేజీ 7 భర్తీ చేయబడింది.
• తీసివేయబడిన విభాగం ట్రాన్స్‌మిట్ PLL, పేజీ 4.
• పట్టిక 1, పేజీ 3, టేబుల్ 3, పేజీ 7, టేబుల్ 4, పేజీ 7 మరియు టేబుల్ 5, పేజీ 8 నవీకరించబడింది.
• పిక్సెల్ క్లాక్ జనరేషన్ కోసం నవీకరించబడిన విభాగం PLL, పేజీ 4.
• నవీకరించబడిన విభాగం కాన్ఫిగరేషన్ పారామితులు, పేజీ 7.

పునర్విమర్శ 3.0
ఈ పత్రం యొక్క పునర్విమర్శ 3.0లో చేసిన మార్పుల సారాంశం క్రిందిది.

• SLVS-EC IP, పేజీ 2
• 3 వ పేజీలోని టేబుల్ 7

పునర్విమర్శ 2.0
ఈ పత్రం యొక్క పునర్విమర్శ 2.0లో చేసిన మార్పుల సారాంశం క్రిందిది.

• SLVS-EC IP, పేజీ 2
• ట్రాన్స్‌సీవర్ కాన్ఫిగరేషన్, పేజీ 3
• 3 వ పేజీలోని టేబుల్ 7

పునర్విమర్శ 1.0
పునర్విమర్శ 1.0 ఈ పత్రం యొక్క మొదటి ప్రచురణ

SLVS-EC IP

SLVS-EC అనేది తదుపరి తరం హై-రిజల్యూషన్ CMOS ఇమేజ్ సెన్సార్‌ల కోసం సోనీ యొక్క హై-స్పీడ్ ఇంటర్‌ఫేస్. ఎంబెడెడ్ క్లాక్ టెక్నాలజీ కారణంగా ఈ ప్రమాణం లేన్-టు-లేన్ స్కేవ్‌ను తట్టుకుంటుంది. ఇది హై-స్పీడ్ మరియు సుదూర ట్రాన్స్‌మిషన్ పరంగా బోర్డు-స్థాయి డిజైన్‌ను సులభతరం చేస్తుంది. SLVS-EC Rx IP కోర్ చిత్రం సెన్సార్ డేటాను స్వీకరించడానికి PolarFire FPGA కోసం SLVS-EC ఇంటర్‌ఫేస్‌ను అందిస్తుంది. IP 4.752 Gbps వరకు వేగాన్ని సపోర్ట్ చేస్తుంది. IP కోర్ RAW 8, RAW 10 మరియు RAW 12 కాన్ఫిగరేషన్‌ల కోసం రెండు, నాలుగు మరియు ఎనిమిది లేన్‌లకు మద్దతు ఇస్తుంది. కింది బొమ్మ SLVS-EC కెమెరా పరిష్కారం కోసం సిస్టమ్ రేఖాచిత్రాన్ని చూపుతుంది.

మూర్తి 1 • SLVS-EC IP బ్లాక్ రేఖాచిత్రం

SLVS-EC ఇంటర్‌ఫేస్ ఎంబెడెడ్ క్లాక్ టెక్నాలజీని ఉపయోగిస్తుంది కాబట్టి Polar Fire® ట్రాన్స్‌సీవర్ SLVS-EC సెన్సార్ కోసం PHY ఇంటర్‌ఫేస్‌గా ఉపయోగించబడుతుంది. ఇది 8b10b ఎన్‌కోడింగ్‌ను కూడా ఉపయోగిస్తుంది, దీనిని PolarFire ట్రాన్స్‌సీవర్‌ని ఉపయోగించి తిరిగి పొందవచ్చు. PolarFire FPGA 24 వరకు తక్కువ-పవర్ 12.7 Gbps ట్రాన్స్‌సీవర్ లేన్‌లను కలిగి ఉంది. ఈ ట్రాన్స్‌సీవర్ లేన్‌లను SLVS-EC PHY రిసీవర్ లేన్‌లుగా కాన్ఫిగర్ చేయవచ్చు. మునుపటి చిత్రంలో చూపిన విధంగా, ట్రాన్స్‌సీవర్ అవుట్‌పుట్‌లు SLVS-EC Rx IP కోర్‌కి కనెక్ట్ చేయబడ్డాయి.

SLVS-EC రిసీవర్ సొల్యూషన్
కింది బొమ్మ SLVS-EC IP యొక్క Libero SoC సాఫ్ట్‌వేర్ ఉన్నత స్థాయి డిజైన్ అమలును మరియు SLVS-EC రిసీవర్ సొల్యూషన్‌కు అవసరమైన భాగాలను చూపుతుంది.

మూర్తి 2 • SLVS-EC IP స్మార్ట్‌డిజైన్

ట్రాన్స్‌సీవర్ కాన్ఫిగరేషన్
కింది బొమ్మ ట్రాన్స్‌సీవర్ ఇంటర్‌ఫేస్ కాన్ఫిగరేషన్‌ను చూపుతుంది.

మూర్తి 3 • ట్రాన్స్‌సీవర్ ఇంటర్‌ఫేస్ కాన్ఫిగరేటర్

ట్రాన్స్‌సీవర్‌ని రెండు లేదా నాలుగు లేన్‌లకు కాన్ఫిగర్ చేయవచ్చు. అలాగే, ట్రాన్స్‌సీవర్ వేగాన్ని “ట్రాన్స్‌సీవర్ డేటా రేట్” వద్ద సెట్ చేయవచ్చు. SLVS-EC ఇంటర్‌ఫేస్ క్రింది పట్టికలో జాబితా చేయబడిన రెండు బాడ్ రేట్లకు మద్దతు ఇస్తుంది.

టేబుల్ 1 • SLVS-EC బాడ్ రేట్

బాడ్ గ్రేడ్	Mbpsలో బాడ్ రేటు
1	1188
2	2376
3	4752

పిక్సెల్ క్లాక్ జనరేషన్ కోసం PLL
ట్రాన్స్‌సీవర్ రూపొందించిన ఫ్యాబ్రిక్ క్లాక్ నుండి పిక్సెల్ గడియారాన్ని రూపొందించడానికి PLL అవసరం, అంటే LANE0_RX_CLOCK. పిక్సెల్ గడియారాన్ని రూపొందించడానికి క్రింది సూత్రం ఉంది.
పిక్సెల్ గడియారం = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
కింది చిత్రంలో చూపిన విధంగా RAW 8 కోసం PF_CCCని కాన్ఫిగర్ చేయండి.

మూర్తి 4 • క్లాక్ కండిషనింగ్ సర్క్యూట్రీ

డిజైన్ వివరణ
కింది బొమ్మ SLVS-EC ఫ్రేమ్ ఫార్మాట్ నిర్మాణాన్ని చూపుతుంది.

మూర్తి 5 • SLVS-EC ఫ్రేమ్ ఫార్మాట్ నిర్మాణం

ప్యాకెట్ హెడర్ చెల్లుబాటు అయ్యే పంక్తులతో పాటు ఫ్రేమ్ ప్రారంభం మరియు ముగింపు సంకేతాల గురించి సమాచారాన్ని కలిగి ఉంటుంది. SLVS-EC ప్యాకెట్‌ను రూపొందించడానికి PHY నియంత్రణ కోడ్‌లు ప్యాకెట్ హెడర్ పైన జోడించబడ్డాయి. కింది పట్టిక SLVS-EC ప్రోటోకాల్‌లో ఉపయోగించే వివిధ PHY నియంత్రణ కోడ్‌లను జాబితా చేస్తుంది.

పట్టిక 2 • PHY నియంత్రణ కోడ్

PHY నియంత్రణ కోడ్ 8b10b సింబల్ కాంబినేషన్
కోడ్‌ని ప్రారంభించండి K.28.5 - K.27.7 - K.28.2 - K.27.7
ముగింపు కోడ్ K.28.5 - K.29.7 - K.30.7 - K.29.7
ప్యాడ్ కోడ్ K.23.7 - K.28.4 - K.28.6 - K.28.3
సమకాలీకరణ కోడ్ K.28.5 - D.10.5 - D.10.5 - D.10.5
నిష్క్రియ కోడ్ D.00.0 – D.00.0 – D.00.0 – D.00.0

SLVS-EC RX IP కోర్
ఈ విభాగం SLVS-EC రిసీవర్ IP యొక్క హార్డ్‌వేర్ అమలు వివరాలను వివరిస్తుంది. కింది బొమ్మ Polar Fire SLVS-EC RX IPని కలిగి ఉన్న Sony SLVS-EC రిసీవర్ సొల్యూషన్‌ను చూపుతుంది. ఈ IP పోలార్ ఫైర్ ట్రాన్స్‌సీవర్ ఇంటర్‌ఫేస్ బ్లాక్‌తో కలిపి ఉపయోగించబడుతుంది. కింది బొమ్మ SLVS-EC Rx IP యొక్క అంతర్గత బ్లాక్‌లను చూపుతుంది.

మూర్తి 6 • SLVS-EC RX IP యొక్క అంతర్గత బ్లాక్‌లు

సమలేఖనము
ఈ మాడ్యూల్ PolarFire ట్రాన్స్‌సీవర్ బ్లాక్‌ల నుండి డేటాను స్వీకరిస్తుంది మరియు సమకాలీకరణ కోడ్‌కు సమలేఖనం చేస్తుంది. ఈ మాడ్యూల్ ట్రాన్స్‌సీవర్ నుండి స్వీకరించబడిన బైట్‌లలో సమకాలీకరణ కోడ్ కోసం చూస్తుంది మరియు బైట్ సరిహద్దుకు లాక్ చేస్తుంది.

slvsec_phy_rx
ఈ మాడ్యూల్ అలైన్‌నర్ నుండి డేటాను స్వీకరిస్తుంది మరియు ఇన్‌కమింగ్ SLVS PHY ప్యాకెట్‌లను డీకోడ్ చేస్తుంది. ఈ మాడ్యూల్ సింక్రొనైజేషన్ సీక్వెన్స్ గుండా వెళుతుంది మరియు తరువాత, స్టార్ట్ కోడ్ నుండి ప్రారంభమయ్యే pkt_en సిగ్నల్‌ను ఉత్పత్తి చేస్తుంది మరియు ముగింపు కోడ్‌లో ముగుస్తుంది. ఇది డేటా ప్యాకెట్ల నుండి PAD కోడ్‌ను కూడా తీసివేస్తుంది మరియు డేటాను slvsrx_decoder అయిన తదుపరి మాడ్యూల్‌కు పంపుతుంది.

slvsrx_డీకోడర్
ఈ మాడ్యూల్ slvsec_phy_rx మాడ్యూల్ నుండి డేటాను స్వీకరిస్తుంది మరియు పేలోడ్ నుండి పిక్సెల్ డేటాను సంగ్రహిస్తుంది. ఈ మాడ్యూల్ ఒక లేన్‌కు గడియారానికి నాలుగు పిక్సెల్‌లను సంగ్రహిస్తుంది మరియు అవుట్‌పుట్‌కు పంపుతుంది. ఇది యాక్టివ్ వీడియో డేటాను ధృవీకరించే యాక్టివ్ లైన్‌ల కోసం లైన్ చెల్లుబాటు అయ్యే సిగ్నల్‌ను ఉత్పత్తి చేస్తుంది. ఇది SLVS-EC ప్యాకెట్ల ప్యాకెట్ హెడర్‌లో ఫ్రేమ్ స్టార్ట్ మరియు ఫ్రేమ్ ఎండ్ బిట్‌లను చూడటం ద్వారా ఫ్రేమ్ చెల్లుబాటు అయ్యే సిగ్నల్‌ను కూడా ఉత్పత్తి చేస్తుంది.

డేటా డీకోడింగ్ స్టేట్స్‌తో FSM
కింది బొమ్మ SLVS-EC RX IP కోసం FSMని చూపుతుంది.

మూర్తి 7 • SLVS-EC RX IP కోసం FSM

SLVS-EC రిసీవర్ IP కాన్ఫిగరేషన్
కింది బొమ్మ SLVS-EC రిసీవర్ IP కాన్ఫిగరేటర్‌ని చూపుతుంది.

మూర్తి 8 • SLVS-EC రిసీవర్ IP కాన్ఫిగరేటర్

కాన్ఫిగరేషన్ పారామితులు
కింది పట్టిక SLVS-EC రిసీవర్ IP బ్లాక్ యొక్క హార్డ్‌వేర్ అమలులో ఉపయోగించే కాన్ఫిగరేషన్ పారామితుల వివరణను జాబితా చేస్తుంది. ఇవి సాధారణ పారామితులు మరియు అప్లికేషన్ అవసరాల ఆధారంగా మారవచ్చు.

టేబుల్ 3 • కాన్ఫిగరేషన్ పారామితులు

పేరు వివరణ
DATA_WIDTH ఇన్‌పుట్ పిక్సెల్ డేటా వెడల్పు. RAW 8, RAW 10 మరియు RAW 12కి మద్దతు ఇస్తుంది.
LANE_WIDTH సంఖ్య SLVS-EC లేన్లు. రెండు, నాలుగు మరియు ఎనిమిది లేన్‌లకు మద్దతు ఇస్తుంది.
BUFF_DEPTH బఫర్ యొక్క లోతు. సక్రియ వీడియో లైన్‌లో సక్రియ పిక్సెల్‌ల సంఖ్య.

కింది సమీకరణాన్ని ఉపయోగించి బఫర్ లోతును లెక్కించవచ్చు:
BUFF_DEPTH = సీల్ ((క్షితిజసమాంతర రిజల్యూషన్ * రా వెడల్పు) / (32 * లేన్ వెడల్పు))
Example: RAW వెడల్పు = 8, లేన్ వెడల్పు = 4, మరియు క్షితిజసమాంతర రిజల్యూషన్ = 1920 పిక్సెల్‌లు
BUFF_DEPTH = సీల్ ((1920 * 8)/ (32* 4)) = 120

ఇన్‌పుట్‌లు మరియు అవుట్‌పుట్‌లు
కింది పట్టిక SLVS-EC RX IP కాన్ఫిగరేషన్ పారామితుల యొక్క ఇన్‌పుట్ మరియు అవుట్‌పుట్ పోర్ట్‌లను జాబితా చేస్తుంది

టేబుల్ 4 • ఇన్‌పుట్ మరియు అవుట్‌పుట్ పోర్ట్‌లు

సిగ్నల్ పేరు	దిశ	వెడల్పు	వివరణ
లేన్#_RX_CLK	ఇన్పుట్	1	నిర్దిష్ట లేన్ కోసం ట్రాన్స్‌సీవర్ నుండి గడియారం పునరుద్ధరించబడింది
లేన్#_RX_రెడీ	ఇన్పుట్	1	లేన్ కోసం డేటా సిద్ధంగా సిగ్నల్
LANE#_RX_VALID	ఇన్పుట్	1	లేన్ కోసం డేటా చెల్లుబాటు అయ్యే సిగ్నల్
LANE#_RX_DATA	ఇన్పుట్	32	ట్రాన్స్‌సీవర్ నుండి లేన్ డేటాను పునరుద్ధరించింది
LINE_VALID_O	అవుట్‌పుట్	1	లైన్‌లోని యాక్టివ్ పిక్సెల్‌ల కోసం డేటా చెల్లుబాటు అయ్యే సిగ్నల్
FRAME_VALID_O	అవుట్‌పుట్	1	ఫ్రేమ్‌లోని యాక్టివ్ లైన్‌ల కోసం చెల్లుబాటు అయ్యే సిగ్నల్
DATA_OUT_O	అవుట్‌పుట్	DATA_WIDTH*LANE_WIDTH*4	పిక్సెల్ డేటా అవుట్‌పుట్

సమయ రేఖాచిత్రం
కింది బొమ్మ SLVS-EC IP టైమింగ్ రేఖాచిత్రాన్ని చూపుతుంది.

మూర్తి 9 • SLVS-EC IP టైమింగ్ రేఖాచిత్రం

వనరుల వినియోగం
కింది పట్టిక వనరుల వినియోగాన్ని చూపుతుందిample SLVS-EC రిసీవర్ కోర్ RAW 300 మరియు నాలుగు లేన్‌లు మరియు 1 క్షితిజ సమాంతర రిజల్యూషన్ కాన్ఫిగరేషన్ కోసం PolarFire FPGA (MPF1152TS-8FCG1920I ప్యాకేజీ)లో అమలు చేయబడింది.

పట్టిక 5 • వనరుల వినియోగం

మూలకం	వాడుక
DFFలు	3001
4-ఇన్‌పుట్ LUTలు	1826
LSRAMలు	16

పత్రాలు / వనరులు

PolarFire FPGA కోసం మైక్రోచిప్ UG0877 SLVS-EC రిసీవర్ [pdf] యూజర్ గైడ్ పోలార్‌ఫైర్ FPGA కోసం UG0877, UG0877 SLVS-EC రిసీవర్, PolarFire FPGA కోసం SLVS-EC రిసీవర్, పోలార్‌ఫైర్ FPGA కోసం రిసీవర్, PolarFire FPGA

సూచనలు

• వినియోగదారు మాన్యువల్